ARM Cortex-M

Un article de Wikipédia, l'encyclopédie libre.
Aller à : navigation, rechercher
Différentes variantes des Cortex-M0 et Cortex-M3

ARM Cortex-M est une famille de processeur RISC 32-bits d'architecture ARM servant à la fois de microprocesseur et de microcontrôleur à destination de l'embarqué. Elle implémente d'abord le jeu d'instructions ARMv6-M (Cortex-M0, Cortex-M0+ et Cortex-M1) puis le ARMv7-M (Cortex-M3, Cortex-M4 et Cortex-M7)[1]. Cette famille a été développé par ARM Ltd en parallèle à la famille Cortex-A (ARMv7-A) destinée au marché des smartphones et tablettes tactiles et à la famille Cortex-R (ARMv7-R) destinée au temps réel.

La carte en matériel libre Arduino Due est équipé d'un Cortex-M3[2].

La carte synthétiseur audio en matériel libre Axoloti utilise un Cortex-M4F, le STM32 F4 (en) de STMicroelectronics[3].

ARMv6[modifier | modifier le code]

Cortex-M0[modifier | modifier le code]

  • Architecture ARMv6-M
  • Pipeline 3 étapes

Cortex-M0+[modifier | modifier le code]

  • Architecture ARMv6-M
  • Pipeline 2 étapes

Cortex-M1[modifier | modifier le code]

  • Architecture ARMv6-M
  • Pipeline 3 étapes

ARMv7[modifier | modifier le code]

Cortex-M3[modifier | modifier le code]

Cortex-M4[modifier | modifier le code]

Le Cortex-M4 ajoute un DSP, et dans sa version Cortex-M4F comporte également une unité de calcul flottant.

Optionnel :

  • Le Cortex-M4F comporte un FPU, le FPv4-SP : Simple précision conforme à la norme IEEE-754.

Cortex-M7[modifier | modifier le code]

C'est le plus performant des processeurs de la série Cortex-M[4]

ARMv8[modifier | modifier le code]

Dans le domaine des microcontrôleurs, l'architecture ARMv8 reste en 32 bits, contrairement aux domaine des Applications (Cortex-A), où l'on trouve à la fois quelques 32 bits et une majorité de 64 bits (AARCH64).

Cortex-M23[modifier | modifier le code]

Le Cortex-M23 est annoncé en October 2016 il est basé sur la nouvelle architecture ARMv8-M (un sous-ensemble des instructions ARMv8 ne comportant pas d'instructions 64 bits d'AArch64).

Il a les caractéristiques du Cortex-M0+, mais comporte en plus des instructions de division d'entier, des fonctionnalités de sécurité TrustZone et un pipeline d'instruction en 2 étapes.

Cortex-M33[modifier | modifier le code]

Il a les caractéristiques du Cortex-M4 comporte en plus les fonctionnalités de sécurité TrustZone, et un pipeline d'instruction en 3 étapes.

Optionnel :

  • FPU FPv5 : Simple précision conforme à la norme IEEE-754.

Annexes[modifier | modifier le code]

Notes et références[modifier | modifier le code]

Liens externes[modifier | modifier le code]

Sur les autres projets Wikimedia :