SDRAM
 |
Cet article est une ébauche concernant l’informatique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
|
| Sigles d’une seule lettre | |
| Sigles de deux lettres | |
| Sigles de trois lettres | |
| Sigles de quatre lettres | |
| > Sigles de cinq lettres | |
| Sigles de six lettres | |
| Sigles de sept lettres | |
| Sigles de huit lettres |
SDRAM ou Synchronous Dynamic Random Access Memory (en français, Mémoire Dynamique Synchrone à Accès Aléatoire) est un type particulier de mémoire vive ayant une interface de communication synchrone. Jusqu'à son apparition, les mémoires DRAM étaient habituellement asynchrones, cela signifie qu'il fallait attendre un temps donné par les caractéristiques de la mémoire pour obtenir un résultat après une modification de l'état des entrées.
Principe[modifier]
Contrairement aux mémoires asynchrones, une mémoire SDRAM attend un front d'horloge pour prendre en compte l'état des signaux d'entrées. Cette horloge (habituellement synchrone au Front side bus du processeur) permet de piloter une machine à états finis afin de pipeliner les instructions entrantes.
Le pipelining permet de commencer à traiter une opération avant que l'opération précédente ne soit terminée. Par exemple, après une opération d'écriture "pipeliné", cela permet de commencer le traitement d'une nouvelle opération avant que l'écriture ne soit effective dans la mémoire (plusieurs cycles d'horloge). Dans le cas d'une lecture, cela implique que la donnée n'est disponible qu'après un certain nombre de cycles (pendant lesquels d'autres opérations pourront être commandées), on parle ici de latence de la mémoire, paramètre essentiel au bon fonctionnement du système.
Ces mémoires sont dites à « rythme de données simple » simple data rate par opposition aux mémoires à « rythme de données double » (double data rate) qui leur succéderont, d'où le sigle SDR SDRAM.
Caractéristiques[modifier]
Cette technique est utilisée dans les ordinateurs depuis 1993. Elle accepte une commande et transfère un mot par cycle. Chaque barrette de mémoire est construite autour de plusieurs puces pouvant avoir un bus de donnée de 4, 8 ou 16 bits assemblées sur un PCB à 168 connecteurs pouvant transférer 64 (non-ECC) ou 72 (ECC) bits par cycles.
Spécifications[modifier]
Les mémoires SDRAM possèdent généralement une appellation commerciale du type PCxx, où «xx» représente la fréquence de fonctionnement de la barrette.
| Dénomination | Fréquence réelle | Bande passante |
|---|---|---|
| PC66 | 66 MHz | 528 Mio/s |
| PC100 | 100 MHz | 800 Mio/s |
| PC133 | 133 MHz | 1,1 Gio/s (1 064 Mio/s) |
| PC150 | 150 MHz | 1 200 Mio/s |
