DDR4 SDRAM

Un article de Wikipédia, l'encyclopédie libre.
Aller à : navigation, rechercher

La DDR4 SDRAM est appelée à succéder à la DDR3 SDRAM. L'information a été présentée à Intel Developer Forum à San Francisco 2008.

La plus basse fréquence d'horloge sera à 1 600 MHz jusqu'au niveau maximal de 3,2 GHz pour une tension de 1 V[1].

Description[modifier | modifier le code]

Des informations[Lesquelles ?] plus récentes[Quand ?] d'un membre du JEDEC indiqueraient que ce sont des fréquences de 2 133 MHz à 4 266 MHz qui sont visées[réf. nécessaire].

La DDR4 SDRAM, qui sera probablement connue sous la forme simplifiée DDR4 (à ne pas confondre avec la GDDR4), est destinée à être progressivement utilisée dans les ordinateurs personnels commercialisés à partir de l'année 2014. La finalisation des spécifications est prévue pour 2012, alors que la démocratisation au grand public n'était initialement attendue que vers 2015.

Finalement, Samsung annonce la production en masse de ses premières barrettes DDR4 le 30 août 2013[2]

« DDR4 SDRAM » est un sigle anglais pour Double Data Rate 4th generation Synchronous Dynamic Random Access Memory, signifiant « Mémoire à Accès Direct (Aléatoire étant une traduction mot à mot, qui correspond à l’idée d’accès direct à une « case » mémoire d’adresse colonne+ligne) Dynamique Synchrone à Double Débit de Données de quatrième génération ». La DDR4 doit offrir des améliorations de performances tout en diminuant la consommation électrique. On passerait à des tensions comprises entre 1,2 V et 1,5 V. Et jusqu'à 1,05 V avec les versions basse consommation.

Le mois de février 2009, Samsung a réalisé le chip DRAM sur 40 nm, cela peut être considéré comme une étape importante vers le processus de développement de DDR4 SDRAM.

Au mois de janvier 2011, Samsung[3] annonce la réalisation d'un module mémoire DDR4 d'une capacité de 2 Go dont les puces sont gravées en 30 nm. Ce module a une bande passante maximale de 2,133 Gb/s et fonctionne avec une tension de 1,2 V contre 1,5 V pour les modules DDR3. Cette baisse de tension couplée avec l'introduction de la technologie Pseudo open drain (POD) qui réduit de moitié le courant électrique nécessaire à la lecture et l'écriture des données entraînent une réduction de 40 % de la consommation du module par rapport à un module DDR3 équivalent.

Vue d'ensemble[modifier | modifier le code]

Les premières barrettes fonctionneront selon Qimonda[4] à une fréquence de 2 133 MHz avec une tension de seulement 1,2 V contre 1,5 V pour la DDR3 et 1,8 V pour la DDR2. Elles pourraient atteindre 2 667 MHz avec une tension de seulement 1 V en 2013.

Notes et références[modifier | modifier le code]

Voir aussi[modifier | modifier le code]

Lien externe[modifier | modifier le code]