PowerPC 601

Un article de Wikipédia, l'encyclopédie libre.
Ceci est une version archivée de cette page, en date du 11 février 2014 à 18:29 et modifiée en dernier par Julien1978 (discuter | contributions). Elle peut contenir des erreurs, des inexactitudes ou des contenus vandalisés non présents dans la version actuelle.
Un PowerPC 601 fabriqué par IBM

Le PowerPC 601 un microprocesseur RISC 32 bits fondé sur l'architecture PowerPC, développé conjointement par Apple, IBM et Motorola. Son architecture dérive de l'architecture POWER (Performance Optimized With Enhanced RISC architecture) d'IBM. Il forme la première génération de PowerPC (ou G1).

Histoire

Le développement du PowerPC 601 par IBM et Motorola a commencé en 1993. Il a été commercialisé à partir de mars 1994 et fonctionnait à une fréquence de 50 ou 66 MHz. Quelques mois plus tard, d'autres modèles sont commercialisés, avec des fréquences de 66, 75 et 80 MHz. Fin 1994 sort une évolution du 601, le 601v, gravé plus finement et consommant moins d'énergie. Les 601v avait des fréquences entre 100 et 120 MHz.

Il était fabriqué par IBM, et c'est Motorola qui se chargeait de la distribution. Il a principalement été intégré dans les premiers Power Macintosh d'Apple : Power Macintosh 6100, 7100, 8100 puis 7500, 7200, 8200 (PowerPC 601v).

Architecture

PowerPC à 100 MHz sur sa carte mère

Premier processeur PowerPC 32 bits, le PowerPC 601 a été conçu comme un pont entre les architectures Power et PowerPC, et intègre un bus 60x développé pour les processeurs Motorola 88000. Ce caractère hybride lui permet d'exécuter la plupart des instructions POWER et PowerPC.

Il peut traiter trois instructions simultanément par cycle d'horloge grâce à un pipeline, et intègre trois unités d'exécution :

  • l'unité de traitement des entiers (FXU) ;
  • l'unité de traitement des flottants (FPU) ;
  • l'unité de traitement des branchements (BPU).

Il possède également une unité de gestion de la mémoire et une capacité d'auto-test.

Caractéristiques

PowerPC 601

  • date d'introduction : mars 1994
  • finesse de gravure : 0,60 micromètre
  • nombre de transistors : 2,8 millions
  • taille : 121 mm2
  • fréquence : 50, 60, 66, 75 ou 80 MHz
  • bus d'adressage 32 bit, bus de données 64 bit
  • fréquence du bus : moitié de la fréquence du processeur
  • taille de la mémoire cache : 32 Kio de niveau 1
  • tension électrique : 3,3 V
  • consommation : 6,5 W à 50 MHz
  • performances (modèle 66 MHz) : SPECint92 : 60 / SPECfp92 : 70

PowerPC 601v

  • date d'introduction : novembre 1994
  • finesse de gravure : 0,50 micromètres
  • nombre de transistors : 2,8 millions
  • taille : 74 mm2
  • fréquence : 100, 110 ou 120 MHz
  • bus d'adressage 32 bit, bus de données 64 bit
  • fréquence du bus : moitié de la fréquence du processeur
  • taille de la mémoire cache : 32 Kio de niveau 1
  • tension électrique : 2,5 V