« ZISC » : différence entre les versions

Navigation interactive dans l’historique

← Modification précédente Modification suivante →

Contenu supprimé Contenu ajouté

Intégrés

Version du 5 novembre 2010 à 00:14

Cet article est une ébauche concernant l’informatique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Consultez la liste des tâches à accomplir en page de discussion.

ZISC était le nom commercial donné en 1995 au Zero Instruction Set Computer, technique de commande de processus par simple reconnaissance de motifs et dénué d'instructions au sens classique, puisque ce n'était pas une machine de Von Neumann, mais plutôt une implémentation en silicium d'un réseau de KohonenTeuvo Kohonen. Son nom était un clin d'oeil à la technologie RISC en faveur à l'époque. Il a désigné dans quelques articles comme « neuroprocesseur » , ou encore comme « classifieur non-linéaire rapide » .

Cette technologie se fondait sur la technique de réseaux de neurones fortement parallèles et codés dans le silicium. Ce concept et dû à Guy Paillet et à sa collaboration avec l'équipe de Carlo Rubbia (CERN, prix Nobel de physique 1984) et Leon Cooper (prix Nobel de physique 1972).

Le laboratoire IBM de semiconducteurs de Corbeil-Essonnes accepta d'implémenter l'idée de Paillet en confiant sa réalisation à Bernard Denis. Le ZISC 36 en fut la première implémentation brevetée par Paillet (indépendant) et Tannhof (IBM). Cette génération contenait par puce 36 cellules indépendantes ("neurones") assimilables à autant de processeurs parallèles. Ce parallélisme dans la recherche de structures était la clé de l'efficacité de la puce ZISC, cousine lointaine d'un appareil plus imposant : l'analyseur de textures développé par Jean Serra pour le laboratoire de morphologie mathématique de Fontainebleau.

Les ZISC étant parallèles par nature, on augmentait le nombre de neurones en augmentant simplement le nombre de puces ZISC sur le circuit. Le ZISC 78 implémentait 78 neurones formels (et le CM1K de 2007 1024^[1] sur une seule puce, permettant d'envisager des circuits de 10 000 à 50 000 neurones.

Le ZISC 36 permettait déjà à lui seul dès 1997 de faire évoluer avec de bonnes performances un véhicule virtuel sur une piste schématisée, en apprentissage externe^[2].

Notes et références

(en) Cet article est partiellement ou en totalité issu de l’article de Wikipédia en anglais intitulé « Zero instruction set computer » (voir la liste des auteurs).

↑ (en) [PDF] Manuel et performances du CM1K, sur general-vision.com
↑ Neurocar, démonstration téléchargeable

Voir aussi

Articles connexes

Liens externes

(en) Brevet
(en) Kurosh Madani, Ghislain de Trémiolles, Pascal Tannhof, Neuro-processor Based Image Processing, Lecture Notes in Computer Science, 2001, Volume 2085/2001, 200-207, DOI 10.1007/3-540-45723-2_24

Portail de l'informatique théorique

[1] (en) [PDF] Manuel et performances du CM1K, sur general-vision.com

[2] Neurocar, démonstration téléchargeable

[1]

[2]

@@ Ligne 1 : / Ligne 1 : @@
 {{ébauche|informatique}}
-'''ZISC''' était le nom commercial donné en 1995 au '''Zero Instruction Set Computer''', technique de commande de processus par simple [[Filtrage par motif|reconnaissance de motifs]] et dénué d'instructions au sens classique, puisque ce n'était pas une [[machine de Von Neumann]], mais plutôt une implémentation en silicium d'un [[réseau de Kohonen]]. Son nom était un clin d'oeil à la technologie [[RISC]] en faveur à l'époque. Il a désigné dans quelques articles comme "neuroprocesseur", ou encore comme "classifieur non-linéaire rapide".
+'''ZISC''' était le nom commercial donné en 1995 au '''Zero Instruction Set Computer''', technique de commande de processus par simple [[Filtrage par motif|reconnaissance de motifs]] et dénué d'instructions au sens classique, puisque ce n'était pas une [[machine de Von Neumann]], mais plutôt une implémentation en silicium d'un réseau de {{Lien|Teuvo Kohonen|texte=Kohonen}}. Son nom était un clin d'oeil à la technologie [[RISC]] en faveur à l'époque. Il a désigné dans quelques articles comme « neuroprocesseur » , ou encore comme « classifieur non-linéaire rapide » .
-Cette technologie se fondait sur la technique de [[réseau de neurone|réseaux de neurones]] fortement parallèles et codés dans le silicium. Ce concept et dû à [[Guy Paillet]] et à sa collaboration avec l'équipe de [[Carlo Rubbia]] ([[CERN]], prix Nobel de physique 1984) et [[Leon Cooper]] (prix Nobel de physique 1972).
+Cette technologie se fondait sur la technique de [[réseau de neurone|réseaux de neurones]] fortement parallèles et codés dans le silicium. Ce concept et dû à [[Guy Paillet]] et à sa collaboration avec l'équipe de [[Carlo Rubbia]] ([[CERN]], [[prix Nobel]] de physique 1984) et [[Leon Cooper]] (prix Nobel de physique 1972).
 Le laboratoire IBM de semiconducteurs de Corbeil-Essonnes accepta d'implémenter l'idée de Paillet en confiant sa réalisation à Bernard Denis. Le ''ZISC 36'' en fut la première implémentation brevetée par Paillet (indépendant) et Tannhof (IBM). Cette génération contenait par puce 36 cellules indépendantes ("neurones") assimilables à autant de processeurs parallèles. Ce parallélisme dans la recherche de structures était la clé de l'efficacité de la puce ZISC, cousine lointaine d'un appareil plus imposant : l'[[analyseur de textures]] développé par [[Jean Serra]] pour le laboratoire de [[morphologie mathématique]] de Fontainebleau.
-Les ZISC étant parallèles par nature, on augmentait le nombre de neurones en augmentant simplement le nombre de puces ZISC sur le circuit. Le ''ZISC 78'' implémentait 78 neurones formels (et le ''CM1K'' de 2007 ''1024'') sur une seule puce, permettant d'envisager des circuits de 10 000 à 50 000 neurones.
+Les ZISC étant parallèles par nature, on augmentait le nombre de neurones en augmentant simplement le nombre de puces ZISC sur le circuit. Le ''ZISC 78'' implémentait 78 neurones formels (et le ''CM1K'' de 2007 ''1024''<ref>{{en}} {{PDF}} [http://www.general-vision.com/manuals/CM1K_manual.pdf Manuel] et [http://www.general-vision.com/Technical_Briefs/TB_CM1K%20speed%20performance.pdf performances] du CM1K, sur general-vision.com</ref> sur une seule puce, permettant d'envisager des circuits de 10 000 à 50 000 neurones.
-Le ZISC 36 permettait déjà à lui seul dès 1997 de faire évoluer avec de bonnes performances un véhicule virtuel sur une piste schématisée, en apprentissage externe (''Neurocar'', démonstration téléchargeable sur le Web<ref>http://www.general-vision.com/download_all.htm</ref>).
+Le ZISC 36 permettait déjà à lui seul dès 1997 de faire évoluer avec de bonnes performances un véhicule virtuel sur une piste schématisée, en apprentissage externe<ref>[http://www.general-vision.com/download_all.htm ''Neurocar''], démonstration téléchargeable</ref>.
+== Notes et références ==
+{{Traduction/Référence|en|Zero instruction set computer|380084246}}
+<references />
-== Articles liés ==
+== Voir aussi ==
+=== Articles connexes ===
+* [[Mémoire adressable par contenu]]
+* [[Carte auto-adaptative]]
+=== Liens externes ===
-* [[Réseau de neurones]]
-* [[Réseau de Kohonen]]
-* [[RISC]]
-== Références externes ==
 * {{en}} [http://www.patentstorm.us/patents/5621863.html Brevet]
+* {{en}} Kurosh Madani, Ghislain de Trémiolles, Pascal Tannhof, ''Neuro-processor Based Image Processing'', Lecture Notes in Computer Science, 2001, Volume 2085/2001, 200-207, {{doi|10.1007/3-540-45723-2_24}}
-* {{en}} [http://www.springerlink.com/content/kj5klx76g19al37q/ Un article]
-* {{en}} {{PDF}} [http://www.general-vision.com/manuals/CM1K_manual.pdf Manuel du CM1K]
-* {{en}} {{PDF}} [http://www.general-vision.com/Technical_Briefs/TB_CM1K%20speed%20performance.pdf Quelques ordres de grandeur]
-== Notes et références ==
-<references />
 {{Portail|informatique théorique}}