Discussion:Explicitly parallel instruction computing

"Les instructions sont exécutées dans l'ordre exact dans lequel le compilateur les a mises"

En un tel cas, que reste-t-il donc de parallèle, à part le nom ? Ca paraît loufoque de reprendre un argumentaire pareil sans même chercher à l'approfondir ni même chercer à savoir s'il a du sens. François-Dominique 3 sep 2004 à 23:46 (CEST)

Oui, encore un qui ne sait pas de quoi il parle et qui se trouve malin de retranscrire ce qu'il a lu dans le journal. Marmouzet

Il reste de parallèle, cher François-Dominique, les 6 ports d'éxécution, qui permettent, donc, dans un cadre de type MIMD, d'éxécuter 6 instructions simultanément, pour peu que celle ci ne fasse pas appel en même temps aux mêmes unités, charge qui incombe, alors, au compilateur, qui doit s'assurer que les unités sont utilisés au maximum, en bannissant le plus possible la prédiction de branchement, se servant pour cela, notamment, de ses 128 registres généraux, par exemple, qui lui permettent de "stocker" en registres, c'est à dire instantanément réutilisable (car c'est bien 128 registres accessibles sans renommage).

Il peut également, dans le cadre d'un branchement inévitable, éxécuter en paralèlle, et ce, réellement simultanément, les 2 cas du branchement, pour ne finalement choisir, que celui qui aura été "validé" par le branchement (à l'aide d'un masque sur ses registres), toutes ces opérations s'effectuant sans délais nuisible et autre vidage de pipeline...

Je ne me contente pas de lire, j'écris aussi parfois... Moi aussi, j'ai un métier, et ce n'est pas Wikipédia. Cela vous aidera peut-être à comprendre que je ne réponde pas instantanément, d'autant, que je n'ai qu'une très maigre participation ici, puisque je remplis les définitions que lorsqu'elles me manquent et que je suis donc obligé de les créer moi-même !

Neo 13

Tant que j'y suis... L'autre mot IMPORTANT de l'acronyme, c'est EXPLICITLY... Ce qui indique bien que c'est le compilo, qui place les instructions "en parallèle"

Neo 13 6 déc 2004 à 22:42 (CET)

Je lis : "Sur un Itanium, l'organisation d'un mot est la suivante : 3 instructions de 41 bits" puis : "EPIC est considéré comme un successeur du RISC." Qu'est ce que EPIC a à voir avec RISC quand on sait que le R de RISC signifie jeu d'instruction réduit ? 41 bits d'instructions c'est pas un peu beaucoup non ? ce ne serait pas successeur du VLIW plutôt ? --MiXomatoz (d) 30 octobre 2011 à 17:58 (CET)