Discussion:Joint Test Action Group

Le contenu de la page n’est pas pris en charge dans d’autres langues.
Une page de Wikipédia, l'encyclopédie libre.
Autres discussions [liste]
  • Admissibilité
  • Neutralité
  • Droit d'auteur
  • Article de qualité
  • Bon article
  • Lumière sur
  • À faire
  • Archives
  • Commons

Cette phrase serait-elle inversé ? On applique le signal en entré et on relève le niveau en sortie ? "Connaissant le schéma électrique de la carte électronique, on applique un ensemble de signaux logiques (appelé vecteur de test) sur les broches de sortie de certains composants (depuis la chaîne Boundary Scan interne), et on relève les niveaux logiques sur les broches d'entrée des composants qui y sont connectés, pour s'assurer qu'ils correspondent aux valeurs attendues".

Référence[modifier le code]

Il est indiqué "JTAG (Je Teste les ASIC Génialement) par A. Exertier" dans les ref, or impossible de trouver ce document sur internet ! Après quelques recherches, il semblerais que A. Exertier soir prof à l'esiee (cf. google), mais aucune info supplémentaire... Quelqu'un de motivé pour essayer de le contacter ? (J'ai vérifié, la ref a été ajoutée par une IP anonyme)

--Elektordi (d) 29 avril 2011 à 14:06 (CEST)[répondre]

Je n'ai pas trouvé plus d'information, si ce n'est cet article "Comment concevoir un ASIC en 20h ?" dans le cache de Google, écrit par A. Exertier, Y. Blanchard, A. d’Hermies de l'ESIEE engineering pour "Journées pédagogiques 2008".
J'ai retiré la référence de l'article ENSEA92 (discuter) 7 décembre 2022 à 01:56 (CET)[répondre]