Français : En haut, le chronogramme exposant le principe de fonctionnement du premier registre à décalage du circuit CMOS 4006 et de sa sortie latchée. Les valeurs logiques a, b, c et d correspondent aux états initiaux des bascules du registre. Les valeurs logiques e, f, g, h, i, j et k correspondent aux états présents sur l'entrée du registre lors des fronts descendant successifs de l'horloge CLOCK.
En bas, un exemple de signaux logiques obtenus.
Hormis l'absence de sortie latchée, le troisième registre à décalage du circuit CMOS 4006 présente le même fonctionnement.
de partager – de copier, distribuer et transmettre cette œuvre
d’adapter – de modifier cette œuvre
Sous les conditions suivantes :
paternité – Vous devez donner les informations appropriées concernant l'auteur, fournir un lien vers la licence et indiquer si des modifications ont été faites. Vous pouvez faire cela par tout moyen raisonnable, mais en aucune façon suggérant que l’auteur vous soutient ou approuve l’utilisation que vous en faites.
partage à l’identique – Si vous modifiez, transformez, ou vous basez sur cette œuvre, vous devez distribuer votre contribution sous la même licence ou une licence compatible avec celle de l’original.