Utilisateur:Poil/cs

catégorie: informatique catégorie: électronique

Définition[modifier | modifier le code]

Le chip select est une entrée de contrôle de nombreux circuits intégrés, tel que les puces mémoires, permettant d'activer ou désactiver le circuit. Quand elle est active, le composant peut être adressé, quand elle ne l'est pas le composant est dans un mode dit standby (au repos). L'économie d'énergie qui en découle est appréciable, surtout quand le nombre de circuits désactivés est important (ce qui est le cas pour les puces formant la mémoire centrale d'un ordinateur par exemple).

Exemple[modifier | modifier le code]

Voici le diagramme de connexion de l'EPROM Intel C1702A. La pinoche numéro 14 est le Chip Select, dénoté CS. La consommation est de 35 mA versus 5 mA quand la puce est inactivée par la biais du Chip Select.

Le brochage de la puce Intel C1702A. La patte 14 est le Chip Select, actif quand il est à 0 V.

Mise en application[modifier | modifier le code]

C'est une extraction des fils d'adresses, dirigées vers une unité de décodage qui contrôle les pinoches Chip Select des unités raccordées sur les bus d'adresses et données. Le CPU est le processeur, le PIO le contrôleur d'entrées/sorties parallèle et SIO le contrôleur d'entrèes/sorties série. Sur un ordinateur plus «étoffé» on trouvera plutôt des contrôleurs de bus (PCI etc.).

Suivant le nombre de fils que possède le bus d'adresse d'un microprocesseur, on peut déterminer la taille mémoire maximum qu'il peut adresser. Par exemple s'il possède 16 fils d'adresse, il pourra accéder à 64 Ko (2¹⁶Ko) de mémoire.

Le bus d'adresse est donc décodé pour contrôler la ligne chip select des puces qui y sont relié. Il y a plusieurs façon de décoder les adresses :

Décodage direct[modifier | modifier le code]

Il suffit de prendre directement les fils d'adresses pour activer les composants. Cela n'est possible que dans les cas ou l'adressage est très simple comme par exemple un microprocesseur qui adresse 4 Ko de ROM et 1 Ko de RAM, sans aucune autre contrainte.

Si l'on raccorde directement le fil A₁₄ du bus d'adresse à la broche Chip Select de la ROM et le fil A₁₂ du bus d'adresse à la broche chip select de la RAM, ces deux espaces mémoire seront accessibles comme suit :

Mémoire	Fil d'adresse	Plage d'adresses
ROM	A₁₄	16 K - 20 K
RAM	A₁₂	4 K - 5 K

Un autre argument en la faveur de cette technique est l'économie réalisée, le nombre de circuits extérieurs étant nul.

Décodage par logique combinatoire[modifier | modifier le code]

Reprenons le cas où le montage précédent, mais on à maintenant la contrainte que les 4 Ko de ROM doivent être accessible à partir de l'adresse 0, et les 1 K de RAM contigüe, toute la mémoire étant ainsi accessible entre 0 et 5 Ko.

Découpons la mémoire en tranches de 1 K, et assignont la première à la RAM et les 4 suivantes à la ROM. Les adresses sont alors :

A₁₅	A₁₄	A₁₃	A₁₂	A₁₁	A₁₀	A₉	A₈	A₇	A₆	A₅	A₄	A₃	A₂	A₁	A₀	Plage	Adresses	Assignation
0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	0 K - 1 K	0 - 0x3FF	ROM
0	0	0	0	0	1	x	x	x	x	x	x	x	x	x	x	1 K - 2 K	0x400 - 0x7FF	ROM
0	0	0	0	1	0	x	x	x	x	x	x	x	x	x	x	2 K - 3 K	0x800 - 0xCFF	ROM
0	0	0	0	1	1	x	x	x	x	x	x	x	x	x	x	3 K - 4 K	0xD00 - 0xFFF	ROM
0	0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	4 K - 5 K	0x1000 - 0x13FF	RAM
x	x	x	1	x	x	x	x	x	x	x	x	x	x	x	x	5 K - 64 K	0x1400 - 0xFFFF	—

Il faut donc construire un circuit à 6 entrées (de A₁₀ à A₁₅) et 2 sorties CS_ROM et CS_RAM qui contrôleront chacune la pinoche Chip Select de la ROM et de la RAM.

Décodage complet des adresses. La circuiterie est complexe et relativement lente et coûteuse. Ce schéma montre l'état du circuit pour l'adresse 0.

On constate qu'il faut une dizaine de circuits intégrés pour décoder l'adresse.

Cette technique revient à décomposer l'adresse en deux parties : les N bits de poids fort permettront la selection du circuit via son Chip Select, et les bits de poids faible à adresser les données à l'intérieur du circuit selectionné. Cette méthode est à rapprocher de la technique de la pagination de la mémoire virtuelle.

Bits de Sélection						Adressage à l'intérieur de l'objet sélectionné
A₁₅	A₁₄	A₁₃	A₁₂	A₁₁	A₁₀	A₉	A₈	A₇	A₆	A₅	A₄	A₃	A₂	A₁	A₀
0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x
0	0	0	0	0	1	x	x	x	x	x	x	x	x	x	x
0	0	0	0	1	0	x	x	x	x	x	x	x	x	x	x
0	0	0	0	1	1	x	x	x	x	x	x	x	x	x	x
0	0	0	1	0	0	x	x	x	x	x	x	x	x	x	x
0	0	0	1	0	1	x	x	x	x	x	x	x	x	x	x
0	0	0	1	1	0	x	x	x	x	x	x	x	x	x	x
—	—	—	—	—	—	x	x	x	x	x	x	x	x	x	x
1	1	1	1	1	1	x	x	x	x	x	x	x	x	x	x

Décodage partiel[modifier | modifier le code]

Il est possible de partiellement décoder l'adresse, dans cet exemple seul un inverseur est utilisé

.

Dans l'exemple précédent, ont remarque que le bit A₁₂ est discrimant. On peut donc tout simplement l'utiliser pour partiellement décoder l'adresse : on économisera des circuits. On notera que l'adresse 0xFxxx seléctionera la RAM, alors qu'il n'y a pas de RAM à cette adresse.

Utilisation d'un décodeur[modifier | modifier le code]

Des circuits intégrés spéciaux ont été conçu pour prendre en charge le décodage d'adresse, on les appelle donc simplement décodeurs ou bien parfois démultiplexeurs. Ils possèdent N entrées et 2^N sorties.

Voici la table de vérité pour un décodeur «3 vers 8» :

A	B	C	S₁	S₂	S₃	S₄	S₅	S₆	S₇	S₈
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Celui-ci vient donc tout naturellement s'interfacer sur le bus d'adresse, d'où les N fils de poids fort iront vers l'entrée du décodeur, tandis que les les 2^N fils de sorties contrôleront les pinoches Chip Select des circuits.

L'usage d'un décodeur implique que les blocks mémoires accédés sont de même taille.

Autres méthodes[modifier | modifier le code]

On peut utiliser une mémoire morte pour faire la selection. Dans notre exemple ci-dessus, pour complétement décoder l'adresse, il suffit d'une mémoire de 64 x 2 bits dont le premier fil de sortie sera relié sur le Chip Select de la ROM et le second sur celui de la RAM. La mémoire contiendra la valeur 10 pour les adresses entre 0 et 4 K et 01 aux adresses entre 4 et 5 K et 00 au delà. L'inconvénient de l'utilisation de table de translation implanté sous forme de mémoire morte est qu'elle peut être d'assez grande capacité si beaucoup de bits sont utilisés pour décoder.