SystemVerilog

Un article de Wikipédia, l'encyclopédie libre.
Aller à : navigation, rechercher
image illustrant l’informatique
Cet article est une ébauche concernant l’informatique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

SystemVerilog est un langage de description et de vérification de matériel basé sur Verilog.

Liens externes[modifier | modifier le code]