Quad data rate

Un article de Wikipédia, l'encyclopédie libre.
Ceci est la version actuelle de cette page, en date du 25 novembre 2013 à 03:52 et modifiée en dernier par Mi Ga (discuter | contributions). L'URL présente est un lien permanent vers cette version.
(diff) ← Version précédente | Voir la version actuelle (diff) | Version suivante → (diff)


Comparaison des moments de transfert de single data rate, double data rate et quad data rate.

Un bus informatique ou une mémoire vive quad data rate, ou quad pumped est un bus informatique ou une mémoire vive qui effectue quatre transferts de donnée à chaque cycle d'horloge.

Intel fut la première compagnie à utiliser cette technique pour le FSB de ses processeurs.

Pour doubler le débit par rapport à la technique double data rate, le bus ou la mémoire utilise un deuxième signal d'horloge décalé d'un quart de cycle d'horloge par rapport au premier.

Voir aussi[modifier | modifier le code]

Articles connexes[modifier | modifier le code]