Front side bus

Un article de Wikipédia, l'encyclopédie libre.
Aller à : navigation, rechercher
image illustrant l’informatique
Cet article est une ébauche concernant l’informatique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Ce modèle est-il pertinent ? Cliquez pour en voir d'autres.
Cet article ne cite pas suffisamment ses sources (décembre 2015).

Si vous disposez d'ouvrages ou d'articles de référence ou si vous connaissez des sites web de qualité traitant du thème abordé ici, merci de compléter l'article en donnant les références utiles à sa vérifiabilité et en les liant à la section « Notes et références » (modifier l'article, comment ajouter mes sources ?).

Schéma de la relation entre le processeur et le northbridge au travers du front side bus.

Le front side bus (FSB), aussi appelé bus système, est traditionnellement le bus informatique qui relie le processeur au « Northbridge » et qui gère les échanges avec les périphériques proches du CPU et notamment avec la mémoire vive[1].

Timing et évolution[modifier | modifier le code]

La fréquence du processeur est égale à celle du FSB multipliée par un coefficient propre au processeur (les processeurs modernes ont une vitesse de fonctionnement interne décuplée).

Les processeurs AMD à partir de l'Athlon 64 (architecture K8) et certains processeurs Intel de génération Nehalem (les Core i7-9xx) ont abandonné le FSB au profit respectivement de l'HyperTransport et du QuickPath Interconnect (QPI).

Calcul du débit d'un bus[modifier | modifier le code]

Un bus est caractérisé, entre autres, par son taux de transfert (débit), c'est-à-dire la quantité d'informations qui peuvent être transmises par unité de temps.

Ce taux de transfert dépend de :

La fréquence du bus est définie par sa fréquence (exprimée en hertz), c’est-à-dire le nombre de paquets de données envoyés ou reçus par seconde. On parle de cycle pour désigner chaque envoi ou réception de données.

La « largeur de bus » est le nombre de bits que le bus peut transmettre simultanément. Cette « largeur de bus » correspond au nombre de lignes physiques du bus sur lesquelles les données sont envoyées de manière simultanée. Par exemple, une nappe de 32 fils de données permet de transmettre 32 bits en parallèle.

De cette façon, il est possible de connaître le débit maximal du bus (ou taux de transfert maximal), c’est-à-dire la quantité de données qu’il peut transporter par unité de temps, en multipliant sa « largeur de bande » par sa fréquence.

Exemple Calcul du taux de transfert (débit) d'un bus d’une largeur de 16 bits, cadencé à une fréquence de 133 MHz.
Solution \text{Taux de transfert} = 16 \times (133 \times 10^6)\;\text{bits/s} = 2\,128 \times 10^6\;\text{bits/s} =  266 \times 10^6\;\text{octets/s} = 266\;\text{Mo/s}

Fréquences FSB, CPU et mémoire[modifier | modifier le code]

  • La fréquence du FSB est sa fréquence d'horloge (fréquence de base) ou sa fréquence de fonctionnement[3]
  • La fréquence d'horloge de la mémoire vive dépend de celle du processeur et non de celle du FSB.

Notes et références[modifier | modifier le code]

  1. Définition FSB, sur le site pc-code.com, consulté le 5 décembre 2015
  2. Le nombre de bit ou de fil
  3. Les processeurs Intel utilisent un bus quad pumped, ce qui donne une fréquence de fonctionnement quatre fois supérieure à la fréquence d'horloge du FSB. Pour une fréquence d'horloge de 200 MHz, le FSB d'un Intel aura donc une fréquence de fonctionnement de 4 × 200 = 800 MHz.