SystemVerilog

Un article de Wikipédia, l'encyclopédie libre.
Aller à : navigation, rechercher

SystemVerilog est un langage de description et de vérification de matériel basé sur Verilog.

Liens externes[modifier | modifier le code]